工作職責(zé)
1.負(fù)責(zé)實(shí)現(xiàn)功能模塊的微結(jié)構(gòu)設(shè)計(jì)、 RTL 邏輯設(shè)計(jì)、仿真和驗(yàn)證。
2.配合后端芯片物理設(shè)計(jì)，回片后系統(tǒng) SoC 調(diào)試。
任職要求
1.集成電路、電子信息技術(shù)、微電子、自動(dòng)化、通信工程等相關(guān)專業(yè)，本科及以上學(xué)歷。
2.了解 STA 靜態(tài)時(shí)序分析。
3.熟悉 VCS、 NC、 Verdi 仿真調(diào)試工具。
4.熟練掌握 Verilog、 SystemVerilog、 Chisel 等硬件設(shè)計(jì)語(yǔ)言，具有良好的編程習(xí)慣。
5.有較強(qiáng)的電路分析及解決問(wèn)題的能力，有較強(qiáng)的動(dòng)手能力。
6.吃苦耐勞，有較強(qiáng)的自我驅(qū)動(dòng)能力。
7.優(yōu)先項(xiàng)： 有 AI 芯片、 codec 芯片、 RISC-V 處理器設(shè)計(jì)經(jīng)驗(yàn)者優(yōu)先