1. 根據(jù)設(shè)計(jì)文檔提交驗(yàn)證計(jì)劃，制定模塊的驗(yàn)證方案，建立驗(yàn)證環(huán)境及驗(yàn)證框架，完成模塊級和芯片級驗(yàn)證；
2. 負(fù)責(zé)驗(yàn)證用例的編寫，執(zhí)行功能/性能/異常測試，完成各種覆蓋率的收集和分析；
3. 協(xié)助 FPGA/硬件加速器工程師和軟件工程師完成 FPGA原型/硬件加速器測試；
4. 完成門級仿真和形式驗(yàn)證，確保芯片流片成功；
5. 開發(fā)高效率的腳本和優(yōu)化流程來提升驗(yàn)證效率，負(fù)責(zé)驗(yàn)證環(huán)境和流程的開發(fā)和維護(hù)。

任職資格
1. 教育背景為電子、計(jì)算機(jī)或者儀器工程專業(yè)，3年及以上芯片驗(yàn)證工作經(jīng)驗(yàn)；
2. 熟悉芯片開發(fā)/驗(yàn)證流程，熟練掌握UVM驗(yàn)證方法學(xué)；
3. 熟悉Verilog、Systemverilog、C語言, 熟悉linux工作環(huán)境及Perl/Python/Shell/Makefile等編程腳本；
4. 熟悉VCS、VERDI、DVE等EDA仿真及調(diào)試工具；
5. 具有良好的溝通能力和團(tuán)隊(duì)合作能力，有較強(qiáng)的抗壓能力和綜合素質(zhì)；
6. 至少有2款芯片的流片經(jīng)驗(yàn)。
7. 有過大型以太網(wǎng)/路由器交換芯片/智能網(wǎng)卡芯片/GPU/NP的驗(yàn)證經(jīng)驗(yàn)者優(yōu)先；
5. 具有良好的溝通能力和團(tuán)隊(duì)合作能力，有較強(qiáng)的抗壓能力和綜合素質(zhì)；
6. 至少有2款芯片的流片經(jīng)驗(yàn)。
7. 有過大型以太網(wǎng)/路由器交換芯片/智能網(wǎng)卡芯片/GPU/NP的驗(yàn)證經(jīng)驗(yàn)者優(yōu)先；