工作職責：

1、與前端設(shè)計團隊合作，負責復(fù)雜芯片的時鐘、復(fù)位、電源、預(yù)布局、低功耗架構(gòu)等規(guī)劃；

2、負責從Netlist到GDSII的物理設(shè)計，包括布局布線、形式驗證、靜態(tài)時序分析、物理驗證、功耗及電源網(wǎng)絡(luò)分析、可靠性等工作，完成投片；

3、負責先進工藝的庫及流程的研究，與業(yè)界主流EDA公司合作，建設(shè)自動化設(shè)計平臺；

4、負責先進工藝的預(yù)研，進行后端設(shè)計方法學的研究，包括工藝規(guī)則分析、物理實現(xiàn)技術(shù)、STA/IR/EM signoff技術(shù)、可靠性技術(shù)等。

任職要求：

1、具備后端物理實現(xiàn)的技能，熟悉后端設(shè)計流程及工具；

2、擁有靜態(tài)時序分析的經(jīng)驗，主導(dǎo)過中大型芯片時序評估及收斂相關(guān)工作優(yōu)先；

3、擁有物理驗證經(jīng)驗，主導(dǎo)過中大型芯片物理驗證以及ESD/Latch Up驗證相關(guān)工作優(yōu)先；

4、擁有IR/EM驗證經(jīng)驗，主導(dǎo)過相關(guān)理論與方法論研究，主導(dǎo)完成中大型芯片IR/EM驗證相關(guān)工作優(yōu)先；

5、熟悉后端設(shè)計工藝，參與過數(shù)字后端庫設(shè)計，熟悉16nm、12nm、7nm、5nm等先進工藝優(yōu)先；

6、具有自我驅(qū)動和團隊合作精神，較強的口頭和書面交流能力。