1.根據(jù)業(yè)務需求，完成DDR 控制器或PHY的IP架構與特性定義，保證系統(tǒng)的性能/穩(wěn)定性/功耗需求。
2.負責DDR 控制器或PHY IP的數(shù)字電路開發(fā)實現(xiàn)，保證交付質(zhì)量和進度。
3.熟練掌握DDR 控制器或PHY 性能，功耗和面積的優(yōu)化方法，可以主導實現(xiàn)PPA在業(yè)界有競爭力的DDR控制器和PHY。
4.熟練掌握DDR控制器的性能優(yōu)化和時序優(yōu)化方法，對高性能調(diào)度管理，數(shù)據(jù)一致性協(xié)議，數(shù)據(jù)穩(wěn)定性（RAS），復雜協(xié)議處理有豐富經(jīng)驗。
5.熟練掌握數(shù)模混合設計，熟悉DDR PHY的完整training流程以及掌握如何提高DDR PHY工作穩(wěn)定性的方法，并對如果處理DDR PHY適應復雜PVT變化有豐富經(jīng)驗。
6.對驗證有充分理解，同驗證緊密合作，保證交付質(zhì)量和精度。
7.與客戶溝通，理解需求，提供專業(yè)的技術支持和解決方案。
8.深入?yún)⑴c項目的各個階段，包括概念驗證、原型設計、驗證測試和量產(chǎn)推動。
9.有豐富的DDR量產(chǎn)調(diào)試和調(diào)優(yōu)經(jīng)驗。

任職資格：

1.博士或碩士學位，電子工程、微電子學或相關領域。
2.5年以上相關領域的工作經(jīng)驗，有成功的DDR內(nèi)存接口芯片設計經(jīng)驗。
3.熟悉芯片前端設計流程，有流片經(jīng)驗。
4.具備DDR/HBM/LPDDR/GDDR/DIMM等相關經(jīng)驗優(yōu)先，有自主開發(fā)DDR 控制器或者PHY經(jīng)驗優(yōu)先。
5.熟悉AMBA各種總線協(xié)議，如AXI/CHI/CXS等優(yōu)先。
6.熟悉UCIE規(guī)范或有開發(fā)經(jīng)驗者優(yōu)先。
7.良好的溝通和團隊協(xié)作能力，有領導項目經(jīng)驗者優(yōu)先。
8.對半導體行業(yè)和技術發(fā)展保持敏感性，具備創(chuàng)新意識和解決問題的能力。