職責和工作內(nèi)容:
設(shè)計和開發(fā)高速SerDes接口電路的數(shù)字前端架構(gòu),包括架構(gòu)規(guī)劃、功能設(shè)計和驗證。
參與產(chǎn)品定義和技術(shù)規(guī)格書的制定,確保設(shè)計符合性能、功耗和成本要求。
進行信號完整性分析和優(yōu)化,處理時序和布局約束,確保高速接口的可靠性和穩(wěn)定性。
與模擬設(shè)計團隊合作,進行模擬/數(shù)字界面的驗證和集成。
參與解決設(shè)計中的挑戰(zhàn)和技術(shù)難題,提供創(chuàng)新性的解決方案,并推動設(shè)計流程的改進和優(yōu)化。
指導和支持初級工程師,分享技術(shù)知識和經(jīng)驗。
任職要求:
擁有電子工程、計算機工程或相關(guān)領(lǐng)域的碩士或博士學位。
在SerDes高速接口電路設(shè)計領(lǐng)域擁有豐富的工作經(jīng)驗,熟悉設(shè)計流程和工具,如Verilog/VHDL、FPGA、RTL設(shè)計等。
深入理解高速數(shù)字電路設(shè)計原理、信號完整性、時序分析和布局約束。
熟悉通信接口標準,如PCIe、USB、DDR等,并有相關(guān)項目經(jīng)驗。
具備良好的溝通能力和團隊合作精神,能夠與多學科團隊合作,并解決復雜技術(shù)問題。
對技術(shù)創(chuàng)新和持續(xù)學習充滿熱情,有良好的解決問題能力和自我驅(qū)動能力。