1、熟練掌握FPGA編程技術(shù),熟悉常用指令集,掌握Verilog語言,能夠獨立完成原理圖和時序分析等?。
2、精通Verilog或VHDL的FPGA設(shè)計,包括邏輯方案設(shè)計、器件選型、代碼編寫、仿真驗證以及系統(tǒng)聯(lián)調(diào)等工作。
3、熟練應(yīng)用Cadence、Qsim等仿真工具,能夠進(jìn)行高效的仿真和調(diào)試工作? 。
3、優(yōu)秀的高速數(shù)字電路實現(xiàn)能力以及優(yōu)秀的數(shù)字verilog代碼風(fēng)格,有相關(guān)模塊和算法經(jīng)驗的優(yōu)先 。
4、熟悉后端流程,較強(qiáng)的代碼綜合能力,能評估后端設(shè)計是否合理。
5、負(fù)責(zé)FPGA相關(guān)項目的設(shè)計、驗證和優(yōu)化工作,包括需求分析、總體設(shè)計、編碼、仿真驗證和后端物理約束等?。
6、根據(jù)需求進(jìn)行FPGA芯片的選型與設(shè)計實現(xiàn),配合硬件工程師完成產(chǎn)品原型制作及調(diào)試工作? 。
7、編寫相應(yīng)的程序代碼并進(jìn)行編譯鏈接等工作,負(fù)責(zé)產(chǎn)品中的FPGA邏輯接口設(shè)計、相關(guān)算法設(shè)計、功能模塊的編寫、仿真、時序分析、時序約束、RTL代碼的邏輯綜合實現(xiàn)等? 。
8、參與系統(tǒng)方案的制定與評審工作,確保設(shè)計方案的科學(xué)性和可行性?;參與產(chǎn)品開發(fā)過程中的問題分析并提出解決方案,對產(chǎn)品設(shè)計過程中的異常問題進(jìn)行分析并給出解決方案;參與產(chǎn)品性能測試及評估,確保產(chǎn)品達(dá)到預(yù)期的性能指?標(biāo)
9、理解不同F(xiàn)PGA芯片的架構(gòu)和特性,包括邏輯單元(LUTs)、片上RAM、時鐘管理和I/O資源。
10、能夠進(jìn)行時序分析,確保電路的性能和時序要求得到滿足。掌握時序約束的編寫和管理。
11、有煤礦類通信設(shè)備工作經(jīng)驗者優(yōu)先。
鄭州 - 金水
鄭州 - 金水
鄭州 - 金水
鄭州 - 金水
鄭州 - 中原
鄭州 - 中原
鄭州瑞合信電子科技有限公司