職責(zé)一:新產(chǎn)品開發(fā)(70%)
1、負(fù)責(zé)FPGA相關(guān)項(xiàng)目的設(shè)計(jì)、驗(yàn)證和優(yōu)化工作,包括需求分析、總體設(shè)計(jì)、編碼、仿真驗(yàn)證和后端物理約束等?
2、根據(jù)需求進(jìn)行FPGA芯片的選型與設(shè)計(jì)實(shí)現(xiàn),配合硬件工程師完成產(chǎn)品原型制作及調(diào)試工作?
3、編寫相應(yīng)的程序代碼并進(jìn)行編譯鏈接等工作,負(fù)責(zé)產(chǎn)品中的FPGA邏輯接口設(shè)計(jì)、相關(guān)算法設(shè)計(jì)、功能模塊的編寫、仿真、時序分析、時序約束、RTL代碼的邏輯綜合實(shí)現(xiàn)等?
4、參與系統(tǒng)方案的制定與評審工作,確保設(shè)計(jì)方案的科學(xué)性和可行性?;參與產(chǎn)品開發(fā)過程中的問題分析并提出解決方案,對產(chǎn)品設(shè)計(jì)過程中的異常問題進(jìn)行分析并給出解決方案;參與產(chǎn)品性能測試及評估,確保產(chǎn)品達(dá)到預(yù)期的性能指?
5、理解不同F(xiàn)PGA芯片的架構(gòu)和特性,包括邏輯單元(LUTs)、片上RAM、時鐘管理和I/O資源。
6、能夠進(jìn)行時序分析,確保電路的性能和時序要求得到滿足。掌握時序約束的編寫和管理。
職責(zé)二:量產(chǎn)品的維護(hù)優(yōu)化(20%)
1、負(fù)責(zé)已上線產(chǎn)品的應(yīng)用軟件模塊的軟件維護(hù)和開發(fā);對量產(chǎn)過程中出現(xiàn)的問題進(jìn)行分析和解決;
2、根據(jù)用戶反饋的問題和建議進(jìn)行對應(yīng)的問題分析和解決,確保產(chǎn)品穩(wěn)定性和提升用戶體驗(yàn);
3、協(xié)助優(yōu)化生產(chǎn)工藝,提高產(chǎn)品質(zhì)量和生產(chǎn)效率。
職責(zé)三:設(shè)計(jì)規(guī)范和檢驗(yàn)標(biāo)準(zhǔn)等企標(biāo)的輸出(10%)
1、 負(fù)責(zé)編制軟件設(shè)計(jì)相關(guān)的規(guī)范和計(jì)算書輸出;
2、 參與需求文檔、設(shè)計(jì)文檔、代碼、測試文檔的評審活動;
3、 參與軟件需求分析,軟件架構(gòu)設(shè)計(jì)和討論;
任職要求:
1、本科及以上學(xué)歷,微電子、電子相關(guān)專業(yè),5年及以上工作經(jīng)驗(yàn);
2、熟練掌握x86架構(gòu)下FPGA編程技術(shù),熟悉常用指令集,掌握Verilog語言,能夠獨(dú)立完成原理圖和時序分析等;?
3、精通Verilog或VHDL的FPGA設(shè)計(jì),包括邏輯方案設(shè)計(jì)、器件選型、代碼編寫、仿真驗(yàn)證以及系統(tǒng)聯(lián)調(diào)等工作。
4、熟練應(yīng)用Cadence、Qsim等仿真工具,能夠進(jìn)行高效的仿真和調(diào)試工作?
5、優(yōu)秀的高速數(shù)字電路實(shí)現(xiàn)能力以及優(yōu)秀的數(shù)字verilog代碼風(fēng)格,有相關(guān)模塊和算法經(jīng)驗(yàn)的優(yōu)先
6、熟悉后端流程,較強(qiáng)的代碼綜合能力,能評估后端設(shè)計(jì)是否合理。
7、創(chuàng)新意識強(qiáng);有深度思考能力,過往設(shè)計(jì)的產(chǎn)品能體現(xiàn)其解決問題的思考深度能力;
8、目標(biāo)導(dǎo)向,敢于承擔(dān),整合資源達(dá)成目標(biāo);溝通協(xié)調(diào)能力主強(qiáng),具備主動發(fā)現(xiàn)問題,解決問題能力;
9、熟悉各種通信接口協(xié)議,如SPI、I2C、UART、PCIe等;
10、熟悉綜合工具(如Xilinx Vivado、Altera Quartus)和布局布線工具。
鄭州 - 金水
鄭州 - 金水
鄭州 - 金水
鄭州 - 金水
鄭州 - 中原
鄭州 - 中原
鄭州瑞合信電子科技有限公司