崗位職責:
1、FPGA設計:基于產(chǎn)品需求,設計高效的FPGA架構和邏輯電路;
2、硬件描述語言編寫:使用VHDL、Verilog或SystemVerilog編寫和優(yōu)化FPGA代碼;
3、仿真和驗證:進行FPGA設計的仿真測試,驗證設計的功能和性能;
4、綜合和實現(xiàn):使用FPGA綜合和實現(xiàn)工具進行邏輯綜合、布局布線及時序分析,確保設計滿足時序要求;
5、調(diào)試和優(yōu)化:在硬件平臺上調(diào)試FPGA設計,解決相關問題,并進行性能優(yōu)化;
6、問題分析:分析并解決開發(fā)過程中的問題,F(xiàn)PGA的資源及時序優(yōu)化;
7、協(xié)作:與硬件工程師、軟件工程師合作,確保FPGA設計與整個系統(tǒng)的兼容性和性能。
任職要求:
1、本科及以上學歷,電子信息、通信相關專業(yè);
2、3年以上FPGA設計經(jīng)驗,熟悉ALTERA、XILINX的FPGA及quartus/modlelsim/ISE/Vivado等開發(fā)工具;
3、精通Verilog、VHDL語言,具有較強的編碼能力,熟悉FPGA設計及仿真驗證流程;
4、能夠獨立進行FPGA需求分析、芯片評估、器件選型并完成FPGA系統(tǒng)設計、代碼設計、仿真和調(diào)試工作;
5、具有高速IO接口設計經(jīng)驗,熟悉數(shù)模電路的設計及分析、電路調(diào)試與系統(tǒng)自測;
6、對時序約束、區(qū)域約束等有豐富的經(jīng)驗;
7、具有完整項目經(jīng)驗和豐富的FPGA板級調(diào)試經(jīng)驗;
8、精通各種算法,如FFT、FIR、波形插值等算法設計;
9、熟悉DSP應用,并具備DSP開發(fā)經(jīng)驗的優(yōu)先考慮;
鄭州 - 中原
鄭州 - 金水
鄭州 - 金水
鄭州 - 金水
鄭州 - 金水
鄭州 - 中原
鄭州瑞合信電子科技有限公司