更新于 8月27日

FPGA應(yīng)用工程師

1.5-3萬·14薪
  • 濟南歷城區(qū)
  • 3-5年
  • 本科
  • 全職
  • 招1人

職位描述

FPGAFPGA邏輯開發(fā)VHDL/VERILOG
職責(zé)描述:
1、根據(jù)項目要求,負責(zé)FPGA邏輯開發(fā)、仿真驗證、上板調(diào)試等工作;
2、針對公司評估板,根據(jù)FPGA應(yīng)用場景和相關(guān)標(biāo)準(zhǔn)協(xié)議,進行案例、IP、參考設(shè)計開發(fā);
3、協(xié)助客戶完成使用本公司芯片的項目開發(fā)調(diào)試工作,提供技術(shù)支持;
4、與用戶進行技術(shù)交流,了解用戶在技術(shù)與業(yè)務(wù)上的發(fā)展要求,并解答用戶提出的與產(chǎn)品技術(shù)相關(guān)問題;
5、設(shè)計規(guī)范及文檔編寫及領(lǐng)導(dǎo)交付的其它工作。
任職要求:
1、電子/計算機/自動化/信號處理/等相關(guān)專業(yè),本科及以上學(xué)歷,有相關(guān)方向工作經(jīng)驗;
2、精通Verilog或者VHDL,掌握Altera/Xilinx FPGA芯片開發(fā)流程,并有相關(guān)開發(fā)經(jīng)驗;
3、熟悉多數(shù)總線協(xié)議并能配置相關(guān)IP核,例如:I2C、SPI、ddr、PCIe;
4、掌握EDA工具進行電路板原理圖設(shè)計;
5、嚴謹、踏實,有責(zé)任心、進取精神和協(xié)作意識;
6、適應(yīng)短期出。

職位福利:周末雙休、節(jié)日福利、五險一金、帶薪年假、定期團建、帶團隊、大牛帶隊、出差補貼

工作地點

人工智能大廈28層

職位發(fā)布者

孫女士/HR

立即溝通
公司Logo山東芯慧微電子科技有限公司
山東芯慧微電子科技有限公司,創(chuàng)立于2019年7月,創(chuàng)業(yè)團隊來自于中科院電子所可編程芯片與系統(tǒng)研究室。公司堅持用戶導(dǎo)向、創(chuàng)新驅(qū)動,秉承中科院“解決國家戰(zhàn)略和經(jīng)濟社會發(fā)展重大科技問題”的使命。瞄準(zhǔn)航天、軍工、信息安全、工業(yè)控制、通信等行業(yè)需求,研制自主可控的大規(guī)模、高可靠FPGA芯片產(chǎn)品。面向人工智能、數(shù)據(jù)中心等新興產(chǎn)業(yè)需求,研發(fā)新型可編程深度學(xué)習(xí)神經(jīng)網(wǎng)絡(luò)陣列FPNA芯片。針對關(guān)鍵專用芯片國產(chǎn)化替代需求,研發(fā)時鐘芯片和紅外焦平面讀出電路芯片,同時,提供高性能集成電路設(shè)計服務(wù)。
公司主頁