更新于 2月19日

集成電路版圖設(shè)計(jì)工程師

1-2萬
  • 北京朝陽區(qū)
  • 大山子
  • 1-3年
  • 本科
  • 全職
  • 招1人

職位描述

模擬版圖設(shè)計(jì)CMOS工藝
一、專業(yè)背景要求
1. 學(xué)歷要求:微電子/電子工程/半導(dǎo)體物理等相關(guān)專業(yè),本科及以上學(xué)歷
2. 知識體系:熟悉半導(dǎo)體物理、CMOS工藝、器件物理等基礎(chǔ)理論

二、核心技能要求
1. 熟練使用Cadence Virtuoso、Synopsys Custom Compiler等EDA工具
2. 掌握Calibre、Assura等版圖驗(yàn)證工具
3. 具備DRC/LVS/ERC等設(shè)計(jì)規(guī)則檢查經(jīng)驗(yàn)。熟悉主流工藝180nm、130nm、55nm版圖設(shè)計(jì)規(guī)則。掌握天線效應(yīng)、閂鎖效應(yīng)等工藝相關(guān)問題的解決方案。
三、項(xiàng)目經(jīng)驗(yàn)
- 具有Tape-out流片經(jīng)驗(yàn)者優(yōu)先

工作地點(diǎn)

中國電科第十一研究所

職位發(fā)布者

郭先生/HR

昨日活躍
立即溝通
中國電子科技集團(tuán)公司第十一研究所
公司主頁