崗位描述:
· 基于規(guī)格和客戶輸入開發(fā)體系價構(gòu).
· 開發(fā)實(shí)現(xiàn)子模塊的實(shí)現(xiàn)規(guī)格.
· Verilog設(shè)計(jì), DFT和時序收斂.
· 模塊層面驗(yàn)證和FPGA原型設(shè)計(jì).
崗位要求:
· 扎實(shí)半導(dǎo)體邏輯設(shè)計(jì)和流程, 熟悉綜合和靜態(tài)時序分析.
· 很強(qiáng)的編程技巧(C/C++/SystemC/Verilog).
· 熟悉 UNIX環(huán)境 Perl/ TCL/bash/csh.
· 很強(qiáng)分析和問題解決能力.
· 良好溝通技巧和演講技巧,易于一起工作.
· 細(xì)節(jié)導(dǎo)向,方法學(xué)化.
· 可以準(zhǔn)確讀和翻譯英文規(guī)格書和文檔.
· 計(jì)算機(jī)或電子工程本科,碩士或博士學(xué)位.
天津 - 濱海新區(qū)
天津 - 西青
瑞發(fā)科半導(dǎo)體天津 - 濱海新區(qū)
天津 - 濱海新區(qū)