400-885-9898
更新于 8月5日
智聯(lián)APPAPP
舉報(bào)

高級(jí)FPGA開發(fā)工程師

1.5-2.2萬·13薪
  • 西安雁塔區(qū)
  • 電子城
  • 5-10年
  • 本科
  • 全職
  • 招1人

職位描述

Verilog HDL通信/網(wǎng)絡(luò)設(shè)備
1、 根據(jù)研發(fā)任務(wù)需求，負(fù)責(zé)使用FPGA進(jìn)行數(shù)字邏輯電路設(shè)計(jì)；
2、 熟悉xilinx或 Alter 的 FPGA系列之一，具有能熟練使用VHDL或Verilog來設(shè)計(jì)高速數(shù)字電路及運(yùn)動(dòng)控制功能；
3、 獨(dú)立完成電路模塊原理設(shè)計(jì)、樣板制作、調(diào)試及驗(yàn)證；協(xié)助其他工程師完成項(xiàng)目轉(zhuǎn)產(chǎn)所需工作任務(wù)；
4、以及其他必要研發(fā)協(xié)助工作；
5、熟悉cPRI、JESD204B更佳
職位要求：
1、計(jì)算機(jī)、電子信息、自動(dòng)化、生物醫(yī)學(xué)工程等相關(guān)專業(yè)，本科或以上學(xué)歷；需4年以上FPGA工程師工作經(jīng)驗(yàn)；
2、精通模電、數(shù)電基礎(chǔ)知識(shí)，熟悉Quartus、ISE、Modelsim等軟件設(shè)計(jì)工具； 3、良好的團(tuán)隊(duì)精神，有強(qiáng)烈的責(zé)任感和抗壓能力；
4、有通信行業(yè)從事經(jīng)驗(yàn)優(yōu)先考慮，有數(shù)字信號(hào)處理經(jīng)驗(yàn)者優(yōu)先考慮。

獎(jiǎng)金績(jī)效

項(xiàng)目獎(jiǎng)金

工作地點(diǎn)

西安雁塔區(qū)西京三號(hào)(東門)3號(hào)樓1501

職位發(fā)布者

俱媛/人事經(jīng)理

立即溝通
西安埃格洛瑞技術(shù)有限責(zé)任公司
公司主頁