400-885-9898
更新于 2月14日
智聯(lián)APPAPP
舉報(bào)

產(chǎn)品研發(fā)部-FPGA工程師

面議
  • 成都簡(jiǎn)陽(yáng)市
  • 3-5年
  • 碩士
  • 全職
  • 招1人

職位描述

VHDLVerilog
【崗位職責(zé)】
1.負(fù)責(zé)產(chǎn)品研發(fā)中FPGA模塊的設(shè)計(jì)；
2.負(fù)責(zé)各功能模塊的編寫、仿真、時(shí)序約束/分析、RTL代碼的邏輯綜合、調(diào)試、測(cè)試；
3.配合軟件人員進(jìn)行調(diào)試；
4.項(xiàng)目相關(guān)文檔撰寫和維護(hù)，項(xiàng)目相關(guān)代碼、工程維護(hù)。

【任職條件】
1.教育背景：碩士及以上學(xué)歷。
2.工作經(jīng)驗(yàn)：3年以上FPGA開(kāi)發(fā)經(jīng)驗(yàn)。
3.能力素養(yǎng)：
-掌握FPGA設(shè)計(jì)方法，熟悉Xilinx、Altera等FPGA及其配套設(shè)計(jì)軟件，擁有3款以上FPGA板卡實(shí)戰(zhàn)項(xiàng)目開(kāi)發(fā)經(jīng)驗(yàn)，熟練使用Verilog或VHDL語(yǔ)言；
-具備系統(tǒng)驗(yàn)證和系統(tǒng)調(diào)試能力，能夠根據(jù)設(shè)計(jì)目標(biāo)，進(jìn)行任務(wù)分解、仿真驗(yàn)證和工程實(shí)現(xiàn)；
-具備DSP、SRIO、PCIe、AI、算法加速開(kāi)發(fā)經(jīng)驗(yàn)者優(yōu)先；
-具有極強(qiáng)的主觀能動(dòng)性和專研精神，具備團(tuán)隊(duì)協(xié)作和敬業(yè)精神。

工作地點(diǎn)

天府絳溪實(shí)驗(yàn)室

職位發(fā)布者

李鈴怡/人事經(jīng)理

剛剛活躍
立即溝通
天府絳溪實(shí)驗(yàn)室
天府絳溪實(shí)驗(yàn)室（以下簡(jiǎn)稱“實(shí)驗(yàn)室”）是天府實(shí)驗(yàn)室的4個(gè)方向?qū)嶒?yàn)室之一，是由高新區(qū)與電子科技大學(xué)共建的電磁空間與泛在互聯(lián)實(shí)驗(yàn)室，舉辦單位為成都高新區(qū)管委會(huì)，實(shí)驗(yàn)室為新型研發(fā)事業(yè)單位，位于成都未來(lái)科技城。實(shí)驗(yàn)室致力于面向國(guó)家電子信息裝備創(chuàng)新發(fā)展的迫切需求，以電磁空間與泛在互聯(lián)為發(fā)展方向，結(jié)合國(guó)家科技發(fā)展戰(zhàn)略規(guī)劃，在電磁空間利用與控制、信息功能材料與部件、電磁感知與泛在互聯(lián)、先進(jìn)計(jì)算與類腦智能等4個(gè)方面，構(gòu)建上下連接、內(nèi)部交叉的“理論－材料－器件－系統(tǒng)－應(yīng)用”一條龍完整技術(shù)鏈。
公司主頁(yè)