崗位職責(zé)：

1、按照客戶要求參與或獨(dú)立制定SoC 上DFT的設(shè)計(jì)架構(gòu)；

2、負(fù)責(zé)制定DFT各部分的測(cè)試方案（test plan）；

3、負(fù)責(zé)SoC上DFT實(shí)現(xiàn)及驗(yàn)證，包括DFT access（JTAG）， memory order及其MBIST的產(chǎn)生和集成，SCAN插入和ATPG/LBIST測(cè)試向量生成，Boundary Scan 測(cè)試，Hard macro的自測(cè)試等；

4、合理優(yōu)化Test time，Coverage，Area和Power；

5、負(fù)責(zé)生成JTAG access/MBIST/ATPG等在測(cè)試機(jī)上使用的測(cè)試向量；

6、Support測(cè)試工程師進(jìn)行ATE上測(cè)試向量的調(diào)試與測(cè)試；

崗位要求：

1、電子/微電子/通信等相關(guān)專業(yè)，本科及以上學(xué)歷；

2、具有基本的SoC和DFT設(shè)計(jì)知識(shí)；

3、了解IEEE1149/1500/1687 等相關(guān)協(xié)議；

4、熟悉并會(huì)使用至少以下一種語言：Verilog/VHDL/SystemVerilog；

5、能夠使用Mentor/Synopsy/Cadence三大公司的EDA工具；

6、熟悉綜合/STA/constraint/layout；

7、具有良好的英語水平，能夠熟練的閱讀理解英語技術(shù)文檔；

8、有DFT設(shè)計(jì)驗(yàn)證工作經(jīng)驗(yàn)者優(yōu)先；

9、能夠熟練使用Perl/TCL/Python編寫腳本者優(yōu)先；

10、獨(dú)立學(xué)習(xí)和領(lǐng)導(dǎo)能力強(qiáng)者優(yōu)先。