【崗位職責】
1、完成模塊級結(jié)構(gòu)設(shè)計,RTL實現(xiàn)及相關(guān)工作;
2、協(xié)助芯片級架構(gòu)設(shè)計、RTL實現(xiàn)及相關(guān)工作;
3、協(xié)助芯片綜合、DFT、后端的設(shè)計和實現(xiàn);
4、協(xié)助搭建仿真驗證環(huán)境和FPGA驗證環(huán)境;
5、協(xié)助芯片測試方案設(shè)計和支持芯片測試工作;
【任職資格】
1、熟悉verilog/system verilog語言及仿真工具;
2、有使用綜合、lint、形式驗證、靜態(tài)時序分析工具的經(jīng)驗;
3、有較強的邏輯分析能力和debug能力;
4、本科以上學(xué)歷,工作認真踏實、有較強的團隊合作精神;
北京 - 朝陽
中國科學(xué)院微電子研究所北京 - 海淀
北京 - 朝陽
中國科學(xué)院微電子研究所北京 - 朝陽
中國科學(xué)院微電子研究所北京 - 海淀
北京 - 海淀