崗位職責(zé)
1.負(fù)責(zé)CCD、CMOS的成像電路軟件需求分析,可行性分析,方案制定;
2.負(fù)責(zé)檢查FPGA相關(guān)原理圖連接正確性;
3.負(fù)責(zé)成像電路FPGA工程代碼編寫(xiě),仿真;主要包括探測(cè)器驅(qū)動(dòng)、CAN總線接口、圖像格式編排、數(shù)據(jù)接口時(shí)序控制等;
4. 負(fù)責(zé)FPGA邏輯上板調(diào)試,測(cè)試,debug;
5. 負(fù)責(zé)配合客戶完成功能開(kāi)發(fā);
6.負(fù)責(zé)項(xiàng)目后續(xù)升級(jí)維護(hù);
7.負(fù)責(zé)新型探測(cè)器關(guān)鍵技術(shù)突破,技術(shù)分享及培訓(xùn)。
任職要求
1.本科及以上學(xué)歷,電子、計(jì)算機(jī)、通信類專業(yè);
2.熟練使用xilinx v5\V7 FPGA,熟練使用VHDL/Verilog,代碼量1w行以上,具有ddr2/hdmi/PCIE高速數(shù)字信號(hào)處理經(jīng)驗(yàn)。
3.有成像電路程序設(shè)計(jì)經(jīng)驗(yàn)優(yōu)先
4. 熟練使用Modelsim做仿真;
5.熟練使用Visio軟件繪制方案框圖,流程框圖等;
前期在北京工作,后期需要調(diào)揚(yáng)州工作(提供宿舍),工作時(shí)間大小休,法定假日正常休,介意勿投