工作職責(zé):
1、 負責(zé)模擬和混合信號電路的設(shè)計、仿真及版圖設(shè)計,包括但不限于IO, Bandgap, OSC, PLL, ADC, DAC, PMIC, Serdes等;
2、制定芯片的測試計劃,并在流片后配合芯片測試;
3、完成芯片設(shè)計過程中相關(guān)設(shè)計文檔的撰寫。
崗位要求:
1、碩士以上學(xué)歷,電子工程學(xué)或微電子學(xué)專業(yè)畢業(yè),具有扎實的電路理論知識;
2、在IO/ESD/Bandgap/ADC/DAC/PMIC/LDO/OSC/PLL/CDR/Serdes方面有一項或多項設(shè)計經(jīng)驗;
3、了解CMOS工藝模擬集成電路設(shè)計、流片和測試流程;
4、掌握Cadence Virtuoso和Spectre、Hspice等設(shè)計軟件,熟悉Layout Guide;
職位福利:五險一金、年底雙薪、績效獎金、彈性工作、周末雙休