崗位職責(zé):
1.參與項(xiàng)目方案選型及前期技術(shù)論證;
2.負(fù)責(zé)項(xiàng)目產(chǎn)品圖像算法、測溫算法開發(fā)及調(diào)試;
3.負(fù)責(zé)與其他團(tuán)隊(duì)成員協(xié)作進(jìn)行整機(jī)功能調(diào)試;
4.編寫FPGA工程開發(fā)文檔;
5.探索與跟進(jìn)前沿技術(shù),推動(dòng)計(jì)算機(jī)視覺算法和深度學(xué)習(xí)在紅外圖像領(lǐng)域的應(yīng)用。
任職條件:
1.本科及以上學(xué)歷,電子信息、電子科學(xué)與技術(shù)等相關(guān)專業(yè),圖像處理、模式識別、計(jì)算機(jī)視覺、應(yīng)用數(shù)學(xué)等研究方向或經(jīng)驗(yàn)優(yōu)先;
2.熟悉至少一個(gè)FPGA開發(fā)平臺及其設(shè)計(jì)流程(Altera優(yōu)先);
3.熟練使用至少一種FPGA開發(fā)環(huán)境及仿真工具(quarts、modelSim優(yōu)先);
4.掌握Verilog HDL/VHDL硬件描述語言和硬件調(diào)試技術(shù),具備良好的編程風(fēng)格;
5.具備模式識別、圖像處理、信號處理等方面的基礎(chǔ)知識或經(jīng)驗(yàn);
6.有良好的英語閱讀能力,能閱讀相關(guān)英文技術(shù)資料;
7.具備較好的溝通協(xié)調(diào)能力、實(shí)踐能力、敬業(yè)精神及良好的職業(yè)道德;
8.接受優(yōu)秀應(yīng)屆畢業(yè)生。
員工福利:
1.五險(xiǎn)一金;2.周末雙休,帶薪年假,法定節(jié)假日正常放假;3.提供免費(fèi)住宿、餐補(bǔ)、全勤獎(jiǎng)、定期員工體檢等;4.公司團(tuán)隊(duì)氣氛輕松、活潑,有不定期團(tuán)建活動(dòng)等;5.試用期考核合格可提前轉(zhuǎn)正。
注意:成都公司辦公地2025年3月將搬遷至成都金堂淮口工業(yè)園內(nèi),介意勿擾。