崗位職責(zé)：

1.完成FPGA邏輯設(shè)計(jì)，開發(fā)與調(diào)試工作。

2.完成數(shù)字電路辦卡的軟硬件聯(lián)調(diào)和測(cè)試工作，配合完成征集調(diào)試測(cè)試工作。

任職要求：
1、電子工程、通信工程、自動(dòng)化等相關(guān)專業(yè)本科及以上學(xué)歷，其中本科具備3年以上工作經(jīng)驗(yàn)，碩士具有1年以上工作經(jīng)驗(yàn)；
2、掌握主流FPGA器件的開發(fā)技巧(XILINX K、V系列等或INTEL S系列等)，熟練使用大規(guī)模邏輯設(shè)計(jì)開發(fā)工具（vivado、modelsim、Quartus等），掌握時(shí)序分析方法及時(shí)序約束方法；
3、精通FPGA設(shè)計(jì)，本科3年以上或碩士1年以上數(shù)字邏輯電路設(shè)計(jì)經(jīng)驗(yàn)，熟練掌握Verilog/VHDL語言，具備優(yōu)良的RTL代碼風(fēng)格；
4、熟練使用示波器、信號(hào)源和臺(tái)式數(shù)字萬用表等開發(fā)測(cè)試工具；
5、工作態(tài)度積極，責(zé)任心強(qiáng)，有良好的團(tuán)隊(duì)合作精神；
6、具有DDR、SATA IP、RapidIO、LVDS、PCIE IP、以太網(wǎng)、GT等兩種以上高速接口研發(fā)經(jīng)驗(yàn)；
7、具有數(shù)據(jù)采集經(jīng)驗(yàn)、復(fù)雜信號(hào)處理經(jīng)驗(yàn)或數(shù)字圖像處理經(jīng)驗(yàn)優(yōu)先。

職位福利：五險(xiǎn)一金、定期體檢、帶薪年假、節(jié)日福利、周末雙休、員工旅游