400-885-9898
更新于 2月6日
智聯(lián)APPAPP
舉報

高級fpga工程師

2-4萬·13薪
  • 北京海淀區(qū)
  • 5-10年
  • 本科
  • 全職
  • 招2人

職位描述

Verilog HDLVHDLC語言
崗位要求：

1、具備較強(qiáng)的Verilog/VHDL語言代碼編寫、閱讀和調(diào)試能力；
2、熟練掌握Xilinx和Altera公司的CPLD、FPGA等邏輯器件的使用，熟悉MCU、ARM、PowerPC、DSP等處理器的原理，熟悉邏輯器件與處理器的常用接口；
3、具備需求分析和軟件設(shè)計能力，熟練掌握代碼架構(gòu)設(shè)計、接口互聯(lián)設(shè)計、時序收斂方法等；
4、熟練使用相關(guān)的設(shè)計開發(fā)工具進(jìn)行開發(fā)、調(diào)試和測試，熟練使用標(biāo)準(zhǔn)儀器進(jìn)行硬件的調(diào)試和測試；
5、掌握常用功能電路與接口電路的實現(xiàn)方法，掌握ADC、DAC等數(shù)模混合器件的基本原理和使用方法，熟練掌握Aurora、RapidIO、PCI/PCI-E、JESD204B等常用高速接口驅(qū)動的設(shè)計開發(fā)，熟悉常用接口協(xié)議；
6、具備數(shù)字電路基礎(chǔ)知識，能夠獨(dú)立閱讀接口電路時序圖、電路原理圖和PCB圖，能夠獨(dú)立進(jìn)行調(diào)試、驗證和排故，完成軟硬件適配；
7、具有熟練的文檔編寫能力，能夠獨(dú)立完成設(shè)計文檔；
8、具備較強(qiáng)的英文資料閱讀能力及科技文獻(xiàn)檢索能力，具備較強(qiáng)的新知識學(xué)習(xí)能力；
9、具備豐富的項目經(jīng)驗，掌握本行業(yè)及相關(guān)行業(yè)的發(fā)展動態(tài)。

崗位職責(zé)：
FPGA、CPLD邏輯代碼開發(fā)

職位福利：
五險一金、績效獎金、餐補(bǔ)、全額公積金、帶薪年假

工作地點

北京市海淀區(qū)紫竹院路81號院3號樓708室

職位發(fā)布者

周先生/hr

昨日活躍
立即溝通
公司Logo睿能科技(北京)有限公司
睿能科技（北京）有限公司，成立于2008年。子公司睿能達(dá)防務(wù)科技（西安）有限公司，成立于2017年。公司主營業(yè)務(wù)為數(shù)字板卡(PCB)的設(shè)計、開發(fā)、生產(chǎn)和服務(wù)。主要應(yīng)用于數(shù)字通信、雷達(dá)、聲納、導(dǎo)航等領(lǐng)域。產(chǎn)品類別主要為數(shù)字信號處理板、信息處理板（計算機(jī)板)、數(shù)字接收機(jī)、模擬器、數(shù)字合成信號源以及各類接口板卡、控制模塊等。公司擁有前沿的技術(shù)水平，具有較強(qiáng)的設(shè)計能力和快速研發(fā)能力，具備小批量生產(chǎn)能力。同時我們具備較強(qiáng)的售前、售后服務(wù)能力，能夠給客戶提供更專業(yè)、更穩(wěn)定和工程上可實現(xiàn)的技術(shù)，以及高質(zhì)量的產(chǎn)品和服務(wù)，從而能夠高效率地為客戶節(jié)省時間、節(jié)約成本、創(chuàng)造價值。公司崇尚技術(shù)、效率、品質(zhì)和服務(wù)，經(jīng)過多年的努力，逐漸形成了嚴(yán)、慎、細(xì)、實的工作作風(fēng)，同時也得到了客戶的良好贊譽(yù)!公司已通過高新技術(shù)企業(yè)認(rèn)證。目前處于快速發(fā)展期，期待廣大人才的加入，共創(chuàng)輝煌！
公司主頁